실리콘랩스, 데이터센터 타이밍 부품 간소화시키는 PCI 익스프레스 버퍼 출시

서버 및 스토리지 마더보드 설계를 위한 전력 및 외부 부품 최소화

실리콘랩스(Silicon Labs)는 서버, 스토리지, 스위치 등 데이터센터 애플리케이션을 위해 설계된 새로운 PCI 익스프레스 (PCIe) Gen1/2/3 팬아웃 버퍼 제품군을 출시했다.

인터넷 인프라스트럭처용 고성능 타이밍 솔루션 전문 기업인 실리콘랩스(Silicon Labs)는 서버, 스토리지, 스위치 등 데이터센터 애플리케이션을 위해 설계된 새로운 PCI 익스프레스 (PCIe) Gen1/2/3 팬아웃 버퍼 제품군을 출시했다고 발표했다. 새로운 Si5310x/11x/019 PCIe 버퍼 제품군은 현재 시장을 주도하는 x86 마더보드 및 서버 시스템용으로 설계되었으며, 업계에서 가장 전력 효율적인 팬아웃 버퍼 제품으로서 실리콘랩스의 PCIe 타이밍 포트폴리오를 확장시켰다. 새로운 PCIe 버퍼 제품들은 출력 카운트 옵션을 폭넓게 선택할 수 있으며x86 기반 서버/스토리지 마더보드 설계의 98% 사용을 보장한다.

수 년 동안, 데이터센터 장비 제조업체들은 선도적인 x86 CPU 및 칩셋 공급업체가 승인한 PCIe Gen3 버퍼를 제공하는 공급업체가 한정적인 제한이 있었다. 기존의 PCIe 버퍼는 전력소모가 많은 정전류 출력 기술을 기반으로 하고 있다. 이 기술은 출력 당 외부 터미네이션 저항 4개 이외에 레퍼런스 저항 1개를 요구함에 따라 BOM(bill of materials)이 증가한다. 전력 소모 및 냉각 비용이 데이터센터 설계에서 중요한 고려사항이 되고 있기 때문에, 개발자들은 최상의 에너지 효율을 제공하면서 엄격한 x86 보드 스펙을 준수할 수 있는 부품을 찾고 있다. 실리콘랩스의 Si5310x/11x/019 제품군은 시장을 선도하는 x86 CPU 및 칩셋 공급업체로부터 검증을 받았고 우수한 기술 지원조직으로부터 지원받는 저전력, 표준 준수형의 PCIe 버퍼 제품으로 장비 제조업체에게 공급된다.

기존 마더보드 설계의 90% 이상은 정전류 출력 기술을 기반으로 하는 PCIe 버퍼를 사용한다. 기존의 시장 요건을 만족시키기 위해, 실리콘랩스의 새로운 Si53019 PCIe 정전류 버퍼는 기존 솔루션 대비 30% 더 낮은 전력으로 완전히 검증받은 드롭-인(drop-in )호환 솔루션을 제공한다.

이전보다 전력을 최소화하기 위해, 실리콘랩스의Si5310x 및 Si5311x는 업계 최저 저전력 PCIe 버퍼 제품군을 실현시키는 혁신적인 푸쉬풀 출력 아키텍처를 사용한다. 이 디바이스들은 현재 정전류 버퍼보다 60% 더 적은 전력을 소모하면서 출력 당 필요한 외부 저항의 숫자를 감소시켜, 외부 부품수를 현저히 감소시키고 PCB(printed circuit board) 설계를 단순화시킨다. 예를 들어, 전통적인 정전류 디바이스 대신에 실리콘랩스의 19개 출력인 Si53119 푸쉬풀 버퍼를 사용함으로써, 개발자는 거의 1와트 전력을 절약할 수 있으며 39개의 외장 부품을 제거할 수 있다.

실리콘랩스의 Si5310x 및 Si5311x 푸쉬풀 출력 디바이스들은 하이퍼스케일(hyperscale) 서버 및 스토리지 마켓을 겨냥하는 새로운 ARM®기반 SoC를 사용하는 시스템 설계를 위한 최적의 PCIe 타이밍 솔루션이기도 하다. x86 기반 설계와 유사하게 서버 및 스토리지 마켓용 ARM 기반 SoC 플랫폼은 주요 시스템 데이터 버스 및 인터커넥트로서 PCIe를 사용한다. 시스템급 전력 효율이 하이퍼스케일 아키텍처의 주요 가치제안이기 때문에, 새로운 Si5310x 및 Si5311x 푸쉬풀 출력 디바이스들은 CPU의 아키텍처와 상관없이 모든 서버 및 스토리지 플랫폼 설계를 위해 이상적으로 적합하다.

전력소모 문제와 별도로, 데이터센터 장비 제조업체들은 신호 무결성을 유지하면서 최장 60인치 길이의 케이블에서 보드간의 클록을 동작시켜야 하는 과제에도 직면해 있다. PCIe 클록의 상승 및 하강 시간은 이 같은 긴 거리에서 열화되고 지체되어, 결과적으로 지터 성능이 감소되고 시스템 패킷 손실 오류가 증가된다. 실리콘랩스의 PCIe Gen3 버퍼는 긴 클록 신호 트레이스를 구동하면서 과도한 지터 및 패킷 손실을 방지하기 위하여 PCIe 표준 호환 상승 및 하강 시간 스펙을 유지하도록 설계되었다.

실리콘랩스의 새로운 PCIe 버퍼 제품군은 6, 8, 12, 15, 19개의 출력 디바이스뿐 만 아니라 정전류 및 푸시풀 버퍼의 콤비네이션을 포함하며, 개발자가 각 애플리케이션에 적합한 최적의 솔루션을 설계할 수 있다. 실리콘랩스의 디바이스들은 기존의 PCIe 버퍼를 위한 핀 및 기능적으로 호환이 가능한 대체제품으로, 향상된 전력 효율, 신호 무결성, 지터 성능을 제공하는 최고의 대안제품을 개발자들에게 제공한다.

실리콘랩스의 타이밍 제품 담당 제임스 윌슨(James Wilson) 마케팅 이사는 “모바일 인터넷 트래픽 및 클라우드 컴퓨팅은 PCIe 표준 및 선도적인 x86 스펙 두 가지를 지원하는 고정밀 타이밍 솔루션이 필요한 고속, 고성능 데이터센터 장비에 대한 요구를 증가시키고 있다”면서 “실리콘랩스는 데이터센터의 전력, 비용, 복잡도를 감소시키고 x86에 완벽하게 검증된 PCIe Gen3 팬아웃 버퍼를 포함시켜 PCIe 타이밍 포트폴리오를 확장시켰다. 우리의 새로운 PCIe 제품들은 서버, 스위치 또는 스토리지 설계를 위한 단일칩 클록 트리 솔루션을 제공함으로써 실리콘랩스의 임의 주파수 클록 제너레이터 제품들을 보완한다”라고 말했다.

아이씨엔 오윤경 기자 news@icnweb.co.kr